教育部主辦
「九十二學年度大學校院積體電路電腦輔助設計軟體製作競賽」
九十二學年度競賽網站

頒獎典禮（佳作(含)以上名次）

  時間：民國 93 年 7 月 9 日 (星期五) 10:00 到 16:30
  地點：台大視聽教育館視聽小劇場        

競賽結果

定題組
參賽編號 題目 參賽學生 指導老師 學校系所 評審結果
A18 Test Cube Generation By Re-configurable LFSR 黃致遠 / 林庭豪 / 羅偉倫 黃俊郎 台大電子所 特優
A34 Clock Tree Synthesis for Low Power 張家銘 / 蘇進泓 / 陳奕融 黃世旭 中原電子所 特優
A53 Verilog Expression Evaluation 張啟文 林浩仁 / 吳宗益 大葉資工系 優等
A60 Hierarchical Overlapping Removing for Hierarohical layouts 許天彰 / 江哲維 張耀文 台大電機系 優等
A109 Short Locator 魏軍浩 呂良鴻 台大電機系 優等
A24 Clock Tree Synthesis for Low Power 仇德軒 / 蘇祐世 王俊堯 清大資工所 佳作
A88 Spare Cells Selection for Function Change 郭育旻 / 林建丞 / 林政宏 / 張柏賢 王俊堯 / 麥偉基 清大資工所 佳作
A30 Clock Tree Synthesis for Low Power 林九成 / 游煒傑 黃世旭 中原電子所 佳作
A1 Test Cube Generation By Re-configurable LFSR 陳勇志 / 謝禎安 / 許永靖 王俊堯 清大資工所 佳作
A72 Hierarchical Overlapping Removing for Hierarohical layouts 黃郁惠 / 林子騰 / 江憶玲 / 曾柏皓 黃婷婷 清大資工所 佳作

A95

 Short Locator 張宸峯 / 鍾宜君 / 何建緯 / 方宇綸 張耀文 / 顧孟愷 台大電子/電機/資工 所 佳作


不定題組
參賽編號 題目 參賽學生 指導老師 學校系所 評審結果
B11 A Multilevel Gridless Routing System 陳泰蓁 / 陳聖丰 張耀文 台大電子所 特優
B19 Embedded Memory Test Scheduling 郭明原 / 杜懿耿 / 方國同 王維倫 正修科大電子系 佳作
B21 Accurate RT-level Power Estimation 蘇明毅 / 翁嘉謙 / 張凱翔 黃錫瑜 清大電機所 佳作
B13 A Modern Floorplanning System Based on a Fast Simulated Annealing Scheme 陳東傑 張耀文 台大電機所 佳作

 

　

　

教育部主辦
「九十一學年度大學校院積體電路電腦輔助設計軟體製作競賽」
九十一學年度競賽網站

頒獎典禮（佳作(含)以上名次）

  時間：民國 92 年 7 月 14 日 (星期一) 11:00 到 16:50 分
  地點：台大國際會議中心國際會議廳         

競賽結果

定題組
參賽編號 題目 參賽學生 指導老師 學校系所 評審結果
A1 1. Chip Floorplanning with Hard/Soft Macros
　		 陳東傑 張耀文 台灣大學

電機系

 特優
A70 6. Area Computation for Hierarchical Layout 游訓傑

楊佳勳

陳建安

李光曜

 林榮彬 元智大學

資工系

 優等
A48 3. Block and Input/Output Buffer placement for Skew/Delay Minimization in Flip-chip Bonding 彭志洋 張耀文 台灣大學

電子所

 優等
A71 5. Clock Tree Optimization for Useful Skew

　		 吳凱強

郭育旻

張柏賢

 王俊堯 清華大學

資工所

 佳作
A15 4. SoC Test Scheduling
　		 方建偉

謝東佑

許宏銘

 李昆忠 成功大學

電機所

 佳作
A16 7. Optimization on cell clustering

　		 蔡東宏

黃承丞

張益豪

 張耀文

陳中平

 台灣大學

電子所

 佳作
A41 5. Clock Tree Optimization for Useful Skew

　		 林鈺惠

劉時誌

 黃世旭 中原大學

電子所

 佳作
A57 1. Chip Floorplanning with Hard/Soft Macros
　		 黃朝宗 陳良基

張耀文

 台灣大學

電子所

 佳作
A66 1. Chip Floorplanning with Hard/Soft Macros
　		 楊家驤

陳怡如

楊尚融

 闕志達

張耀文

 台灣大學

電子所

 佳作
A68 4. SoC Test Scheduling
　		 方弘吉

張育瑋

 陳良基

黃俊郎

 台灣大學

電子所

電機系

 佳作
A3 6. Area Computation for Hierarchical Layout 謝曜任

吳世傑

 林榮彬 元智大學

資工系

 入選
A18 3. Block and Input/Output Buffer placement for Skew/Delay Minimization in Flip-chip Bonding 黃炫倫

何嘉銘

 朱家齊 長庚大學

電機系

 入選
A34 6. Area Computation for Hierarchical Layout 周玉媛

劉義群

 石志雄 明道管理學院

資管系

 入選
A47 2. Variable Ordering Optimization for Ordered Binary Decision Diagrams 劉祐妏

劉智文

林采盈

葉家蓁

 林榮彬 元智大學

資工系

 入選
A56 1. Chip Floorplanning with Hard/Soft Macros 羅苗元 林浩仁

鄭經華

 大葉大學

資工系

 入選
A58 2. Variable Ordering Optimization for Ordered Binary Decision Diagrams 邱佳瑯

何京霖

 林榮彬 元智大學

資工所

 入選
A61 3. Block and Input/Output Buffer placement for Skew/Delay Minimization in Flip-chip Bonding 黃綜輝

紀俊呈

連紹凱

蔡松翰

 陳美麗 中原大學

資工系

 入選
A64 5. Clock Tree Optimization for Useful Skew 劉奕章

周堅勇

高全成

陳芝俞

 陳美麗 中原大學

資工系

 入選
A65 1. Chip Floorplanning with Hard/Soft Macros 林昌賜

何信賢

 陳德生

王益文

 逢甲大學

資研所

 入選
A69 4. SoC Test Scheduling 蔡松芳

陳家宏

 張耀文 台灣大學

電機系

 入選


不定題組
參賽編號 題目 參賽學生 指導老師 學校系所 評審結果
B16 FAME: A fault-pattern based memory failure analysis system 鄭國良

王志偉

李日農

 吳誠文

黃稚存

 清華大學

電機所

 特優
B17 A noise-aware multilevel routing system 何宗易 張耀文

陳少傑

 台灣大學

電機所

 優等
B3 Clock skew scheduling for peak current reduction 張家銘

陳奕融

林九成

 黃世旭 中原大學

電子所

 佳作
B8 Multiple voltage based scheduling methodology for low power design in the high level systhesis 張智凱

顏介皇

 董蘭榮 交通大學

電控所

 入選
B10 A temporal floorplanner for dynamically reconfigurable system 喻秉鴻 楊佳玲

張耀文

 台灣大學

資工所

 入選
B12 An efficient yet accurate buffered RLY/RLC circuit delay calculator 王聖龍 張耀文 台灣大學

電子所

 入選
B14 An integrated timing-driven and crosstalk-driven multilevel routing system 傅志新

黃于容

李鴻禧

 陳美麗 中原大學

資工系

 入選

 

　

教育部主辦
「九十學年度大學校院積體電路電腦輔助設計軟體製作競賽」
九十學年度競賽網站

頒獎典禮（佳作(含)以上名次）

  時間：民國 91 年 8 月 12 日 ~ 8 月 15 日
  地點：台東娜路彎大酒店
              「第十 三屆超大型積體電路設計及電腦輔助設計研討會」會場

競賽結果

定題組

A4

 1. Rectilinear Polygon Resizing

程益輝

曹博勛

張耀文

莊仁輝

交通大學

資訊科學所

特優

A25

 6. Generalized L-Shaped Channel Router

何宗易

彭志洋

陳少傑　

張耀文

台灣大學

電子所

特優

A6

 3. Scan Chain Reorder

陳錫錦

施建中

廖宜忠

吳中浩

清華大學

資訊工程所

優等

A33

 7. Chip Placement for Multiple Project Wafer

吳孟臻

莊仁輝

交通大學

資訊科學所

優等

A14

 4. Identification of the Nearly Untestable Path Delay Faults

胡琦偉

張玉典

黃婷婷

吳中浩

清華大學

資訊工程所

佳作

A19

 5. Two-Level Boolean Minimization

陳柏謙

張明峰

交通大學

資訊工程所

佳作

A31

 6. Generalized L-Shaped Channel Router

傅志新

黃于容

陳美麗

中原大學

資訊工程所

佳作

A35

 7. Chip Placement for Multiple Project Wafer

張棋嵐

張育瑋

張耀文

台灣大學

電機工程系

佳作

A9

 3. Scan Chain Reorder

彭文宏

劉時誌

林世傑

涂志魁

黃世旭

謝財明

中原大學

電子/資訊工程系所

入選

A10

 3. Scan Chain Reorder

何嘉銘

李恆哲

朱家齊

長庚大學

電機系所

入選

A11

 3. Scan Chain Reorder

林璟鴻

周志霖

王行健

中興大學

資訊科學所

入選

A15

 4. Identification of the Nearly Untestable Path Delay Faults

吳凱強

蔡志昇

黃盛智

林永隆

清華大學

資訊工程所

入選

A18

 5. Two-Level Boolean Minimization

黃致銓

陳正

交通大學

資訊工程所

入選

A21

 5. Two-Level Boolean Minimization

張世龍

楊仕任

鄭經華

林浩仁

大葉大學

資訊工程系

入選

A28

 6. Generalized L-Shaped Channel Router

杜威廷

蘇有吉

陳銘堂

方弘吉

郭斯彥

張耀文

台灣大學

電機工程系

入選

A32

 6. Generalized L-Shaped Channel Router

謝宜玲

李慧群

陳美麗

謝財明

中原大學

資訊工程所

入選

A34

 7. Chip Placement for Multiple Project Wafer

楊士賢

王聖龍

張耀文

台灣大學

電子所

入選

A36

 7. Chip Placement for Multiple Project Wafer

劉又瑄

黃韻年

陳昱翰

張耀文

台灣大學

電機工程系

入選

A37

 7. Chip Placement for Multiple Project Wafer

張家銘

蘇進泓

林志遠

吳韻如

黃世旭

謝財明

中原大學

電子工程/資訊工程系

入選

A42

 1. Rectilinear Polygon Resizing

廖光萬

林榮彬

元智大學

資工系

入選

（同一等級獎項依報名編號順序排列）


不定題組

參賽編號

題目

參賽學生

指導老師

學校系所

評審結果

B20

 An Integrated Timing-Driven Partitioning, Floorplaning and Placement System

紀俊呈

黃文貞

馮濬明

陳美麗

中原大學

資訊工程所

特優

B13

 A Multilevel Multi-Layer Routing System

林世平

張耀文

莊仁輝

交通大學

資訊科學系

優等

B9

 Automatic Decomposition and Resynthesis of Speed-Independent Circuits

陳仁德

周哲民

成功大學

電機工程所

佳作

B19

 Automated Design of Memory BIST

陳英豪

王柏力

林靜國

王維倫

正修技術學院

電子工程系

佳作

B6

 A Simulator for Evaluating Redundancy Analysis Algorithms of Repairable Embedded Memories

李進福

黃睿夫

葉人傑

吳誠文

清華大學

電機所

入選

B7

 FIR濾波器之VHDL程式產生器

林纘芳

陳信宏

姚嘉瑜

華梵大學

機電所

入選

B15

 Test Scheduling for Core-Based System-on-Chip Design

洪忻煒

李昆忠

成功大學

電機所

入選

B21

 Low Power Driven Standard-Cell Placement Base on a Multilevel Force-Directed Algorithm

黃昱雄

陳美麗

中原大學

資訊工程所

入選

B22

 可以提昇電路效能之非零時序差異時鐘樹的設計自動化系統

王主料

林鈺惠

黃世旭

中原大學

電子所

入選

（同一等級獎項依報名編號順序排列）

教育部主辦
「八十九學年度大學校院積體電路電腦輔助設計軟體製作競賽」
八十九學年度競賽網站

頒獎典禮（佳作(含)以上名次）

  時間：民國90年8月15日（三）上午八時三十分開始
  地點：新竹縣關西鎮馬武督鄉村俱樂部
              「第十二屆超大型積體電路設計及電腦輔助設計研討會」會場

競賽結果

定題組
參賽編號
題目
參賽學生
指導老師
學校系所
評審結果
A1
 4. Reduced Gridless Routing

陳銘堂

張凱揮
郭斯彥

台灣大學

電機工程所
特優
A4
 1. Rectangle Merging
林世平
周景揚

交通大學

資訊科學所
特優
A5
 1. Rectangle Merging

劉振華

林志忠

林永隆

清華大學

資訊工程所
優等
A16
 3. K-Way Netlist Partitioning
黃文貞
陳美麗

中原大學

資訊工程所
優等
A3
 6. Clock Tree Synthesis

許家齊

余明道

林建佑
林永隆

清華大學

資訊工程所
佳作
A21
 1. Rectangle Merging
周依祥
林大衛

交通大學

電子工程所
佳作
A22
 2. State Minimization
石哲華
周景揚

交通大學

電子工程所
佳作
A37
 6. Clock Tree Synthesis

李有倫

謝政道
張世杰

中正大學

資訊工程所
佳作
A6
 1. Rectangle Merging
曲衍旭
曾憲雄

交通大學

資訊科學所
入選
A13
 4. Reduced Gridless Routing
韓開旭

單智君

鍾崇斌

交通大學

資訊工程所
入選
A14
 4. Reduced Gridless Routing
程益輝
荊宇泰

交通大學

資訊科學所
入選
A18
 9. Area Filling

黃昱雄

馮濬明
陳美麗

中原大學

資訊工程所
入選
A25
 1. Rectangle Merging
黃崇源
孫春在

交通大學

資訊科學所
入選
A40
 1. Rectangle Merging
李佩君
林一平

交通大學

資訊資工所
入選
A44
 6. Clock Tree Synthesis
李恆哲

馮武雄

朱家齊

長庚大學

電機工程所
入選
A50
 8. Pattern Generator for Built-In Self-Test
張浚恆
李昆忠

成功大學

電機工程所
入選
A51
 3. K-Way Netlist Partitioning
徐祥哲
李昆忠

成功大學

電機工程所
入選
A62
 1. Rectangle Merging
陳尚寬
林志青

交通大學

資訊科學所
入選
A63
 3. K-Way Netlist Partitioning
許哲銘
王國禛

交通大學

資訊科學所
入選

（同一等級獎項依報名編號順序排列）


不定題組
參賽編號
題目
參賽學生
指導老師
學校系所
評審結果
B7
Dynamic PLA Compiler

蔡同凱

樊曜嘉

劉雅芸

張世杰

王進賢

中正大學

資訊工程所

電機工程所
特優
B2
Concurrent-Simulation-Based Remote IP Evaluator
溫宏斌
林永隆

清華大學

資訊工程系
優等
B3
A Variable Width Power Router for VLSI Layout
紀俊呈
陳美麗

中原大學

資訊工程所
佳作
B16
Double fault diagnosis for combinational circuits
高弘州
黃錫瑜

清華大學

電機工程所
佳作
B4
Logic Diagnosis Based on Hardware Emulator

陳盈謀

陳建隆
呂學坤

輔仁大學

電子工程所
入選
B8
A Retargetable Instruction Test Pattern Generator for Microprocessors

穆彼得

王淳佑
黃英哲

中山大學

資訊工程所
入選
B9
Design Rule Independent CMOS Block Automatic Layout Generator

宋明修

蔡宗翰
蔣元隆

高雄應用科技大學

電子工程系
入選
B11
A Reed-Solomon Codec IP Generator for Communication Systems

許槐益

陳本欣
吳安宇

台灣大學

電機工程所
入選
B15
Low Power BIST Design
林燕宏
王行健

中興大學

資訊科學所
入選

（同一等級獎項依報名編號順序排列）

複賽相關事項
  • 複賽報到時間及口試時間表（定題組、不定題組）

  • 複賽前測試程式時間表（定題組、不定題組）

  • 複賽注意事項與前往複審場地方式說明（附複審場地位置圖）
    • 定題組測試報告 P1、 P2、 P3、 P4、 P5、 P6、 P7、 P8、 P9、 P9-A15、 P9-A18
    教育部主辦
    「八十八學年度大學校院積體電路電腦輔助設計軟體製作競賽」
    八十八學年度競賽網站

    頒獎典禮（佳作以上名次）
    時間：89年8月17日（星期四）上午 8:00 ~ 8:50
    地點：屏東縣滿州鄉滿州村小墾丁綠野渡假村
                超大型積體電路設計暨計算機輔助設計技術研討會會場
                查詢研討會網頁請點選http://www.eecs.yuntech.edu.tw/~vlsi2000）

    		競賽結果

    定題組

    編號

    題目

    參賽學生

    指導老師

    學校系所

    評審結果

    A19

    8. Subcircuit Identification

    張偉信

    曾順得

    李鎮宜

    交通大學

    電子工程所

    特優

    A30

    5. Fully-decoder Identification for the Bus-contention Problem

    洪郁庭

    陳朝義

    李昆忠

    成功大學

    電機工程所

    特優

    A6

    6. Static Timing Verification

    洪旗徽

    吳曉龍

    林詠捷

    鄭良加

    林榮彬

    元智大學

    資訊工程所

    優等

    A17

    2. Circuit Partitioning

    陳泰蓁

    衣懷恩

    陳盈安

    交通大學

    資訊科學所

    優等

    A2

    7. Cell Placement & Routing

    陳世粱

    李明和

    黃婷婷

    清華大學

    資訊工程所

    佳作

    A4

    7. Cell Placement & Routing

    郭耀仁

    羅幼嵐

    林永隆

    吳中浩

    清華大學

    資訊工程所

    佳作

    A8

    6. Static Timing Verification

    羅勤立

    李信德

    沈逸群

    張世杰

    中正大學

    資訊工程所

    佳作

    A12

    3. Region Query

    楊雅琪

    涂尚瑋

    周景揚

    沈文仁

    交通大學

    電子工程所

    佳作

    A3

    2. Circuit Partitioning

    郭耀仁

    羅幼嵐

    林永隆

    吳中浩

    清華大學

    資訊工程所

    入選

    A5

    2. Circuit Partitioning

    郭昆典

    蔡志明

    林榮彬

    元智大學

    資訊工程所

    入選

    A13

    6. Static Timing Verification

    黃恆亮

    涂尚瑋

    王成業

    沈文仁

    周景揚

    交通大學

    電子工程所

    入選

    A15

    2. Circuit Partitioning

    許家銘

    林俊良

    林衍良

    陳盈安

    交通大學

    資訊科學系

    入選

    A16

    7. Cell Placement & Routing

    陳泰蓁

    衣懷恩

    陳盈安

    交通大學

    資訊科學所

    入選

    A21

    2. Circuit Partitioning

    廖美貞

    溫宏斌

    林永隆

    吳中浩

    清華大學

    資訊工程所

    入選

    A22

    7. Cell Placement & Routing

    溫宏斌

    廖美貞

    林永隆

    吳中浩

    清華大學

    資訊工程所

    入選

    A24

    3. Region Query

    林德欣

    陳軒皓

    王國禎

    交通大學

    資訊科學所

    入選

    A29

    3. Region Query

    陳朝義

    莊賀傑

    李昆忠

    成功大學

    電機工程所

    入選

    A32

    4. Scan Reordering

    莊賀傑

    洪郁庭

    李昆忠

    成功大學

    電機工程所

    入選

    A33

    2. Circuit Partitioning

    紀俊呈

    張獻文

    陳美麗

    中原大學

    資訊工程所

    入選

    A35

    7. Cell Placement & Routing

    劉嘉修

    賴怡文

    單智君

    鍾崇斌

    交通大學

    資訊工程所

    入選

    A38

    8. Subcircuit Identification

    張弘鑫

    莊力中

    曾建超

    交通大學

    資訊工程所

    入選

    A44

    8. Subcircuit Identification

    鐘偉滋

    林裕峰

    陳盈安

    交通大學

    資訊科學所

    入選

    （同一等級獎項依報名編號順序排列）

    　

    不定題組

    編號

    題目

    參賽學生

    指導老師

    學校系所

    評審結果

    B10

    A Fault-Dictionary Based Diagnosis Framework for Semiconductor Memories

    吳奇峰

    黃稚存

    王志偉

    鄭國良

    吳誠文

    清華大學

    電機工程系

    特優

    B7

    A test Synthesis Tool for SOC Design with IEEE P1500 Wrapper Structure

    黃正儀

    胡文軒

    李昆忠

    成功大學

    電機工程所

    優等

    B1

    Simulated Annealing Based Placer with ECO

    張凱揮

    張鈞惠

    郭斯彥

    台灣大學

    電機工程所

    佳作

    B3

    A Performance-Driven Wire Planning Approach for VDSM Detail Routing

    周奕志

    周相攸

    林永隆

    清華大學

    資訊工程系

    佳作

    B2

    “組合語言”至“Verilog HDL”可合成碼自動轉換

    陳良弼

    吳國陽

    蔣元隆

    高雄科學技術學院

    電子工程系

    入選

    B4

    Interconnect Length Driven Placement with Length Bound Recomputation

    郭昆典

    洪旗徽

    蔡志明

    林榮彬

    元智大學

    資訊工程所

    入選

    B9

    Computer-Assisted Architecture Design for Microprocessors

    曾健忠

    江建邦

    葉經緯

    中正大學

    電機工程所

    入選

    B11

    Rectangular Block Packing with Boundary Constraints Using the Sequence-Pair Representation

    賴建邦

    林明勳

    王廷基

    中原大學

    資訊工程所

    入選

    （同一等級獎項依報名編號順序排列）


    BACK