研究計劃紀錄
|
年 度 |
補助機關名稱 |
計畫名稱 |
|
93 |
思源科技 |
在AMBA平台架構下以語言為基礎的高階交易抽取 |
|
93 |
趨勢科技 |
以硬體加速病毒偵測之電路研發 |
|
93 |
智原科技 |
Power Gating 技術研發 |
|
93 |
學界科專計劃 |
分項計畫B之子計劃三：網路安全處理器電路雜訊分析與消除(2/3) |
|
93 |
國科會 |
內嵌式可程式化邏輯模組：新架構及相關設計軟體-子計畫二：內嵌式可程式化邏輯模組中壓降雜訊影響的分析與時序及功能模型的建立(3/3) |
|
93 |
國科會 |
內嵌式處理器為中心多媒體系統晶片之設計合成及驗證技術研發-子計畫四：內嵌式處理器為中心多媒體系統晶片之模擬為主之功能驗證(2/3) |
|
92 |
智原科技 |
One-Mask-Programmable Cell
Array 技術研發 |
|
92 |
上元科技 |
AMBA平台架構的自動化設計與驗證 |
|
92 |
學界科專計劃 |
分項計畫B之子計劃三：網路安全處理器電路雜訊分析與消除(1/3) |
|
92 |
國科會 |
|
|
92 |
國科會 |
內嵌式可程式化邏輯模組：新架構及相關設計軟體─子計劃二：內嵌式可程式化邏輯模組中壓降雜訊影響的分析與時序及功能模型的建立(2/3) |
|
91 |
智原科技 |
One-Mask-Programmable Cell
Array 技術研發 |
|
91 |
上元科技 |
AMBA平台架構的自動化設計與驗證 |
|
91 |
國科會 |
內嵌式可程式化邏輯模組：新架構及相關設計軟體─子計劃二：內嵌式可程式化邏輯模組中壓降雜訊影響的分析與時序及功能模型的建立(1/3)
|
|
91 |
學界科專計劃 |
分項計畫B之子計劃三：網路安全處理器電路雜訊分析與消除(1/3) |
|
90 |
智原科技 |
可程式化邏輯陣列計處研發 |
|
90 |
國科會 |
智財導向的設計與測試技術及其在高階32位元微控制器核心設計上的實際應用(3/3)─子計畫五:高階微控制器核心設計的有效率測試策略
|
|
90 |
國科會 |
|
|
89 |
金麗半導體 |
動態PLA自動翻譯器 |
|
89 |
國科會 |
智財導向的設計與測試技術及其在高階32位元微控制器核心設計上的實際應用(2/3)─子計畫二:低擺動切割式匯流排及其在低功率高效能以核心為基礎系統之應用
|
|
89 |
國科會 |
智財導向的設計與測試技術及其在高階32位元微控制器核心設計上的實際應用(2/3)─子計畫五:高階微控制器核心設計的有效率測試策略
|
|
88 |
中科院 |
通用型雷達信號處理器中硬體元件之設計方式 |
|
88 |
國科會 |
|
|
88 |
國科會 |
|
|
87 |
國科會 |
|
|
87 |
國科會 |
|
|
86 |
國科會 |
|
|
86 |
中正大學 |
運用邏輯方式改良FPGA佈線的結果 |